来源：www.daxuelw.org 发布时间：2017-07-10
０ 引 言
随着社会的发展，人们对信息的处理、计算、传输、存储以及速度和能耗控制等技术的要求越来越高，进而对集成电路的性能提出了更高的要求。硅基光电集成技术能够充分利用现有成熟的微电子工艺，将光子传输速率高、抗干扰性强的优点与微电子技术结合，从而克服微电子铜互连等带来的发展瓶颈，因此成为近年来的研究热点［１－３］。由于Ｇｅ在１．３～１．５５μｍ 近红外通信波段吸收系数大、载流子迁移率高，能与现有ＣＭＯＳ成熟工艺兼容，使其广泛应用于硅基光电子集成。作为硅基光电集成的重要组成器件之一，近年来利用硅基异质外延Ｇｅ薄膜制备的近红外波段波导集成型光电探测器已成为发展趋势［４－９］，因此制备高质量的硅基外延Ｇｅ薄膜成为制备高响应度、低暗电流、高带宽探测器的关键。
由于Ｇｅ和Ｓｉ原子之间约有４．２％的晶格失配，在Ｓｉ衬底上直接外延生长Ｇｅ会在Ｇｅ层引入大量失配位错，并使Ｇｅ膜生长质量差、表面粗糙度高，失配位错缺陷将限制载流子的迁移，从而增大器件漏电流，同时粗糙的外延Ｇｅ膜表面将增大后续器件制备工艺难度。为此，科研人员采用在Ｓｉ和Ｇｅ之间引入过渡缓冲层来外延Ｇｅ，主要有三种缓冲层技术：ＳｉＧｅ 组分渐变的缓冲层技术［１０－１３］、选区外延技术［１４－１６］ 和低温缓冲层技术［１７－１９］。要实现探测器的波导集成及后续光电集成，器件尺寸不能太大，所需的缓冲层厚度不能太厚，而ＳｉＧｅ缓冲层技术生长工艺相对复杂且缓冲层较厚、生长周期长，不利于尺寸较小的集成型探测器的应用。对于集成型探测器器件，需要较大面积的外延Ｇｅ区域，以充分吸收入射光及便于后续集成，因此外延Ｇｅ区深宽比较小，使用图形衬底选区技术无法使位错被侧墙湮灭。本文将低温Ｇｅ缓冲层技术和选区外延技术结合，利用低温Ｇｅ技术工艺简单及其生长的Ｇｅ层作为过渡层薄的优点在Ｓｉ／ＳｉＯ２图形衬底上选择性外延高质量的Ｇｅ薄膜，以用于后续波导集成探测器的制备及硅基光电集成器件的研究。
１ 实 验
本次选择性外延Ｇｅ薄膜生长实验是在中国科学院微电子研究所８ 英寸（１ 英寸＝２．５４ ｃｍ）ＣＭＯＳ工艺线上完成的，外延系统为减压化学气相沉积（ＲＰＣＶＤ）系统，ＲＰＣＶＤ是外延Ｇｅ薄膜的主流技术之一，与ＵＨＶＣＶＤ相比，其具有工艺简单、生长快、成本低、无需超高真空、便于工业化量产等优点。Ｇｅ外延生长的工艺流程为：准备ｐ型Ｓｉ衬底片（１０～１２Ω·ｃｍ），在其上等离子体增强化学气相沉积（ＰＥＣＶＤ）５００ ｎｍ 左右厚的ＳｉＯ２，然后对样品光刻出大小不一的圆形窗口（直径为１０～１００μｍ，每１０μｍ为间隔），以光刻胶作掩膜，用ＣＨＦ３气体对窗口处ＳｉＯ２进行电感耦合等离子体刻蚀（ＩＣＰ），之后进行干法去胶，然后采用集成电路标准清洗工艺对窗口处衬底表面进行清洁处理，去除残胶及可能存在的有机玷污和颗粒，图形衬底片清洗后快速送入外延反应腔体内进行外延生长。在外延反应腔体中，图形衬底硅片首先在８２５℃高温下预烘烤３０ ｍｉｎ，以去除硅表面自然氧化层，待温度降到４００℃时向反应腔体先通入一定量的ＧｅＨ４，生长低温Ｇｅ缓冲层，然后将反应腔温度升高至６５０℃生长高温Ｇｅ，反应过程中通入刻蚀性气体ＨＣｌ，通过调节ＨＣｌ的通入量去除ＳｉＯ２上的多晶Ｇｅ，从而选择性生长Ｓｉ上的单晶Ｇｅ，由于ＨＣｌ对多晶Ｇｅ的腐蚀速率大于单晶Ｇｅ的腐蚀速率，所以当ＳｉＯ２上的多晶Ｇｅ完全去除时，Ｓｉ上的单晶Ｇｅ还有剩余，使外延窗口中的单晶Ｇｅ能正常生长［１５］。随着外延的不断进行，生长的Ｇｅ膜厚度大于开窗口深度，使ＳｉＯ２与Ｇｅ接触侧壁缝隙生长完全，停止通气体，８２５℃下在Ｈ２氛围中退火２０ ｍｉｎ，减少薄膜中的位错和缺陷，最后用化学机械抛光（ＣＭＰ）研磨平窗口外的Ｇｅ膜表面，并得到平滑的Ｇｅ表面，利于后续器件工艺的制备。
通过扫描电子显微镜（ｓｃａｎｎｉｎｇ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ，ＳＥＭ）、高分辨率Ｘ射线（ｈｉｇｈ ｒｅｓｏｌｕｔｉｏｎ Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ，ＨＲＸＲＤ）、原子力显微镜（ａｔｏｍｉｃ ｆｏｒｃｅ ｍｉｃｒｏｓｃｏｐｅ，ＡＦＭ）、湿法腐蚀Ｇｅ表面位错坑法对选择性外延Ｇｅ样品的质量、结构和表面形貌进行了测试表征。
２ 结果与讨论
外延前衬底的清洗处理是获得高质量Ｇｅ的先决条件，如图１所示是在衬底表面未清洗干净基础上外延生长的Ｇｅ膜，生长的外延Ｇｅ无法形成成片单晶Ｇｅ膜，质量很差。
选择性外延生长Ｇｅ要通入适量的选择性刻蚀气体ＨＣｌ，以保证刻蚀多晶Ｇｅ的同时单晶Ｇｅ能有效生长成膜。图２是未通入选择性刻蚀气体时外延Ｇｅ的表面和侧壁ＳＥＭ 图，可以看到ＳｉＯ２表面有大量成核的多晶Ｇｅ。图３表明通入体积流量为４５ ｃｍ３／ｍｉｎ的ＨＣｌ气体时，ＳｉＯ２表面多晶Ｇｅ颗粒有部分残留。增加ＨＣｌ气体体积流量到６５ ｃｍ３／ｍｉｎ，ＳｉＯ２上多晶Ｇｅ完全去除干净，随着Ｓｉ上单晶Ｇｅ生长到厚约为１．５μｍ 时，侧壁缝隙填充完整，如图４所示。由于波导集成型探测器尺寸小，有源Ｇｅ层厚度不能太厚，而低温Ｇｅ缓冲层晶体质量较差，存在较多的点缺陷，不能直接作为有源Ｇｅ层集成应用于波导集成器件，因此利用超薄低温Ｇｅ缓冲层外延生长高质量Ｇｅ本征层是制备性能良好波导集成锗探测器的关键。在利用上述选择性外延Ｇｅ条件的基础上，通过调节低温Ｇｅ的生长工艺，得到厚度约为４０ ｎｍ 的低温Ｇｅ缓冲层，然后再生长出厚度约为１．５μｍ的高温Ｇｅ层。
对利用薄缓冲层外延的Ｇｅ样品进行了ＳＥＭ测试表征，如图５所示。从ＳＥＭ 图形可以看出，外延Ｇｅ生长成膜良好，与ＳｉＯ２侧壁接触良好，Ｇｅ膜中没有出现明显的缺陷及三维岛状生长现象，说明４０ ｎｍ 薄低温缓冲层能限制大部分位错，保证高温Ｇｅ的良好生长。
在１０ ｍＬ ＨＦ，２０ ｍＬ ＨＮＯ３和１００ ｍＬＣＨ３ＣＯＯＨ溶液中加入３０ ｍｇ的Ｉ２配成化学腐蚀液，对得到的样品进行处理［１８］，以了解Ｇｅ的失配位错的分布情况。其腐蚀速率约为１μｍ／ｍｉｎ，腐蚀时间３０ ｓ，不同尺寸圆形选择外延窗口的样品位错坑光学显微镜图如图６所示。
TAG标签：
人们 会的 生长
82274534